PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-073126

(43) Date of publication of application: 02.05.1983

(51)Int.CI.

H01L 21/56

H01L 23/28

(21)Application number: 56-171708

(71)Applicant: SEIKO KEIYO KOGYO KK

(22)Date of filing:


27.10.1981


(72)Inventor: TOMINAGA KAZUYOSHI


(54) MOUNTING METHOD OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To attain compactness and thinness and to reduce the number of processes by a method wherein a resin mold member is applied on a circuit substrate before face bonding and the mold member is flowed into a gap between the substrate and a semiconductor chip to prevent blister formation.







LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(9) 日本国特許庁 (JP)

⑩特許出願公開

⑫公開特許公報(A)

· 昭58-73126

⑤ Int. Cl.³H 01 L 21/56 23/28 識別記号

庁内整理番号 7738-5F 7738-5F ❸公開 昭和58年(1983)5月2日

発明の数 1 審査請求 未請求

(全 3 頁)

の半導体装置の実装方法

②特 顕 昭56-171708

❷出 願 昭56(1981)10月27日

⑩発 明 者 富永和由

鎌ケ谷市中沢1511番地セイコー 京葉工業株式会社内

①出 願 人 セイコー京葉工業株式会社 ´ 鎌ケ谷市中沢1511番地

個代 理 人 弁理士 最上務

明細

1. 発明の名称 半導体装置の実装方法

2 特許請求の範囲

3. 発明の詳細な説明

本発明は樹脂モールド半導体装置の実装方法に 係り、特に電子時計等の超小型半導体装置の対止 実装方法に関するものである。

従来、第1凶に示すように半導体装置1をフェ - スダウンポンデイングにより回路蓋板 2 に取り ・付けた後、ノメル3を用いて樹脂モールド部材4 を尤損する方法があるが、この方法によると半導 ikチンプ1と回路基板 2 との間のギャンブがせま いため歯脂モールド部材4が焼れ込みにくく、そ のためギャップ間に気抱 5 が発生する。 この気泡 5 は、半導体チップ1の耐湿性、熱ストレス、機 彼的応力等の血で信頼性低下をもたらす危険があ る。また第2図似に示すように歯脂モールド部材 1 2 を充填するための貧道孔 1 5 を設けた回路基 奴11に半導体チツブ14をフェイスダウンポン テイング後前紀貫迪孔13によりノズル15によ り 対止部材12を光現する方法においては、充場 量のパラツキにより第2囟(4)のように側脂モール ド部材が基板上に突起物!6が発生し、少ない場 合には解2図切のように1c面17が貫通孔を通 して算出することがあつた。

本発明の目的は前配の如き従来技術に次る問題点を除去し、小型、複型化、更に工数削減を目的とした半導体装置の実装方法を提供することである。

用いないので外観的にも良く、作業性も向上する。 更に自動化が可能なためラインをインライン化す ることができ工数を大巾に削減することができる。

4. 図面の簡単な説明


第1 図、第2 図(a), (d), (c)は従来技術による工程を示す実装構造の断面図、第5 図、第4 図は、本実施例を示す断面図、第5 図、第6 図は、第4 図の接合部分の詳細を示す断面図である。

1 , 1 4 , 2 2 ···· 半導体チンプ 2 , 1 1 , 2 1 ··· - 回路基板 5 , 1 5 ··· - ノズル 2 4 ··· -- ヒータンール 4 , 1 2 , 2 3 ···· 樹脂モール ド部材 2 6 ····· ハンダパンプ 2 5 ··· ·· 海電パ ターンの

H F

出版人 七十二-京葉工業株式会社 代理人 弁理士 最 上 格

以上のように本発明によれば回ば基板上にフェースポンデイング制に関節モールド部材を強布しておくため、回路基板と半導体ナンプとの間のギャンブに関脂モールド部材が完全に焼れ込み気泡の発生を防止することができる。また、質過孔を



BEST AVAILABLE CUPY

